

(3) Japanese Patent Application Laid-Open No. 1-197865 (1989) "System Controller"

The following is an extract relevant to the present application.

This invention relates to a system controller of an electronic computer system, and

more particularly, it relates to a bus-use right.

5

10

When bus access from a module with a low priority is rejected, the time is measured so as to preferentially grant bus access to that module if that module is not awarded access for a predetermined time period or longer.

COPY

⑩ 日本国特許庁(JP)

① 特許出願公開

❷ 公 開 特 許 公 報 (A)

平1-197865

®int.Cl.⁴

. 識別記号

庁内整理番号

❷公開 平成1年(1989)8月9日

G 06 F 13/26

320

C-8840-5B

審査請求 未請求 請求項の数 1 (全7頁)

公発明の名称

システム制御装置

②特 顧 昭63-21333

20出 願 昭63(1988) 2月2日

@発明者

木内。

信 宏

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

勿出 顧 人 沖電気工業株式会社

四代 理 人 . #

弁理士 鈴木 敏明

16 46 41

1. 発明の名称

システム制御装置

2. 特許納水の範囲

1. パスラインに複数のモジュールとともに接続し、それらのモジュールからのパス使用要求信号に対し、パス優先割御を行うパスアービタが優先順位を割付けして上記モジュールにパス使用許可信号を送出するシステム制御機製において、

上記マス使用要求信号を入力し、優先駆位の高いものから優先駆位を割付けして出力する優先正順位を割付けして出力する優先正順位割付無と、

上記ペス使用要求信号を入力し、その信号毎に、 その使用要求信号を発してからの時間と予め抉め てセットした上記セジュールに対するタイマ値と を比較してその調者が等しくなったときにタイム アクト信号を出力する時間監視部と、

上記タイムアウト信号に対応したペス使用要求 信号を優先させ、そのうち仮先履位の低いものか ち受先原位を割付けして出力する優先遊取位割付 都と

東京都港区虎ノ門1-丁目7番12号

上記優先正顧位割付部と上記優先逆順位割付部との出力を入力し、優先遊順位割付部からの入力値を上記タイムアクト信号に基づきペス使用許可信号として送出する選択部とを上記ペスアービタに備えたことを特徴とするシステム制御装置。

2. 発明の詳細な説明

(強鉄上の利用分野)

との発明は、電子計算機システムのシステム例 抑袋型について、特にベス使用権に関するもので ある。

(従来の技術)

従来、パスラインに複数のモジュールとともに 接続し、それらのモジュールからのパス使用要求 任号に対し、パス優先観響を行うシステム創御装 住は様々関発されてきている。

第7因は、従来技術のシステム制御装留を示す プロック図であり、システム制御装置10はシステムの数視やペスの制御を可る。ペステービを 20はシステム制御装置10に内限され単一のシ

COPY-423-

特閒平1-197865 (2)

ステムパス 4 0 の使用許可制御を行い、モジュール 5 0 - 1 。 3 0 - 2 。 3 0 - 3 は中央処理装置や主配値袋 似る ひはチャネル 級 医 などであり、システムを 構成・レシステムパス 4 0 に 抵続されている。モジュール は本図のように 3 つに 限ったものではなく、システムによりその数は様々である。

第7図において、モジュール30-1,30-2,80-3がパス40を使用する場合、まずパスアービタ20に対してパス使用要求を行う。モジュール30-1,30-2は、パスアービタ20からパス使用許可が出された所で、始めてパス40を使用することが出来る。こうすることによって、複数モジュールによるパスの銀合動作を飼御している。

第8回は、この制御設置のバス使用要求信号(BREQ)、およびベス使用許可信号(BGNT)の詳細を説明するプロック図であり、バスサービタまのではこれらバス使用要求に使先順位を付けて制御しており、本例では、若香のモジュールほど優先順位が高くなっているものとして話を進め

第9図は従来技術によるメイムティートであり、 時刻で、でモジュール80~1とモジュール30 ~2から、同時にパス使用要求信号BREQ; BREQ, が出されている。

パスアービタ20はます、優先順位の高いモリュール30-1に対してパス使用許可信号 BGNT,を送出する。

モジュール J O - J では、パス使用許可信号 BGNT:を受けて、システムパス & O に データを 送出し、目的とする相手モジュールとテータ 転送 を行う。モジュール 3 O - J は、時刻 T 。でパス 使用許可信号 BGNT: が出されると、時刻 T 。で パス使用要求信号 BREQ:をオフにするので、こ のときのパス使用要求は、モジュール 3 O - 3 か ちのパス使用要求信号 BREQ。が残っている。

この間、ペス使用要求が保留されたモジュール 30-2K対しては、時刻で、でパス使用許可信 号 B G N T 2 が出される。ここでモジュール 30-2

は、モジュール a o - 1 と何様にしてアータ転送 を行うことができる。

時刻で、でモシュール30-3はペス使用要求 信号BBEQ:をオフにし、時刻で、でパステービ タ30はパス使用許可信号BCNで、をオフにする。

もっと多くのモジューンからのパス使用要求が 同時に発生した場合でも、パスプービタェのは上 記と同様な手順にて、若者のモジュールから順に パス使用許可を与えていく。

(発明が解決しようとする課題)

しかしながら、従来の方法では、ベス使用優先 順位の高いモジュールが遠続してバス使用要求を 出した場合、バス使用優先原位の低いほうのモジ ュールはいつになってもバス使用許可が取れず、 水波に待たされるという問題点があった。

第10図は3つ以上のモジュールがある場合のパス使用板のメイムチャートであり、上配問題点を説明する図面である。第10図において、3つのモジュール・1、・2、・3が同時にパス使用製水信号BREQ:, BREQ: を出し、

且つ、同各モシュールのバス使用要求信号が連続して発生する場合、1サイクルおきにモジュール・1とモジュール・3へのバス使用許可信号 BGNT: ,BGNT: が連続し、モジュール・3へはいつになってもバス使用許可信号BGNT: が出されず、アータ転送ができない状態が続く。

たとえば、このモジュールも3が磁気ティスク 装置や、通信回線制御装置などの場合には、リー ドアータや受信アータにオーバランが発生し、リード動作のリトライや通信アータの再送等のため に、システムの処理性能が著しく低下することに なりかれない。

(課題を解決するための手段)

本発明は上記問題点を解決するためにベスタインに複数のモジュールとともに接続し、それらのモジュールからのベス使用要求信号に対し、ベス役先額如を行うベスアービタが優先額位を初付けして上記モジュールにベス使用許可信号を送出するシステム制御整盤において、ベス使用要求信号を入力し、優先順位の高いものから優先順位を翻

特別平1~197865(3)

(作用)

本発明によれば、以上のようにシステム制御装置を構成したので、タイムアウト信号がないときは選択部が優先正顧位割付部の出力をパス使用許可信号として送出し、タイムアウト信号があるときは忍択部が優先逆顧位割付部の出力をパス使用許可信号として送出する。

··· BREQa が同時に入力した場合、常に優先順位 を若巷原である正原位に割付けして出力Bi, B. ... B. を送出する。メイマ監視国路200 は第2回に示すようにパス使用要求信号BREQ』。 BREQ. BREQ. に対する回路200-1, 200-2, -- 200-n と回路200-1, 200-2, --- 200-nからの出力の動理和をとるOR回路 6 0 0とからなる。回路 200-1 はレジスタ 201 - 1 . カウンタ 2 0 2 ~ 1 , フリップフロップ 202 - 1 , AND回路 204-1からたり、回路 200-2。 … 200-n もそれぞれ同様の回路部品からなるの て回路 200-1 化てダイマ監視回路 200 の説明 をする。レジスタ201-1は図示せぬ餌御部より 任意の値に段定でき、その制御部からプリセット アーメPDとセット信号 CTSETとを受けるとプリ セットアータPDを受け入れ保持すると同時にカ カンタ 202-1の入力端子 D に送出する。カウン タ202-1はロード端子LD及びイネープル端子 Eが"O"のとき入力端子Dの状態をプリセット カウント値として内部にセットする。又、ロード

(疾放例)

本発明の一典権例について図面を参照しながら以明する。

なか、各図面に共通な要素には同一符号を付す。 第1図は本発明の実施例を示すプロック図であ り、第2回は第1回のタイマ監視回路の評細図で **あり、第3回は第1回の仮先正原位額付回比の辞** 柳図であり、館4図は第1図の優先逆順位割付回 路の幹細図であり、第5回は第1回のモレクタ回 路の詳細図である。第1図にかいて、パス使用要 求信号BREQ: , BREQ: , -- BREQ n 及びパス 使用許可信号BGNT: , BGNT: , --- BGNTn は それぞれ第8回に示したパス使用要求信号、パス 使用許可信号に相当する。バス使用要求信号 BREQ, , BREQ, , ... BREQ, 此時關股視虧上 してのメイマ監視回路200と優先正顧位割付部 としての優先正順位割付回路300とに入力され る。 仮先正原位割付回路 3 0 0 は第3 図に示すよ うに AND回路 300-1 , 300-2 , ... 300-n か らなり、ペス使用要求信号BREQ. , BREQ. ,

端子LD及びイネーブル娟子Eが『1″のとき、図 示せぬ制御部からのクロック入力増子CRへのク ロックペルスの立ち上り毎に計数する。カウンタ 202-10キャリー出力婚子CYからフリップフ ロップ 208-1 のセット 燐子 8 に *1 * が入力され ると、出力端子Qを『1"にセットするとともにり セット娘子Rに茯泣するリセット信号が入力され るまで保持し続ける。 AND回路 204-1 はパス使 用要求信号 BREQ」とフリップフロップ 203-1 からの出力の反転値との助理様をとって、その出 力値をカウンタ 202-10ロード塩子LDとイネ ープル端子Eとに出力する。回路 200-1 , 200 - 2 , - 200-xからの出力はダイムアウト信号 Aı, Aı, ··· An として優先逆順位割付回路 4 0 0へ出力される。又、タイムアウト信号▲1, Az ,…An はOR回路800て险環和をとった のち後述するセレクタ回路へ入力選択信号XCHと して出力される。優先逆眼位刻付部としての優先 逆原位割付回路 4 0 0 は第 4 図に示すように AND 回路 400-1, …… 400-(n-2), 400-(n-1)

特別平1-197865 (4)

からなり、メイムアクト信号 A 1 , …… , Ap-1, An が同時に入力した場合は、常に優先順位を若 香原の逆である逆原位に割付けして出力 C., ... Cn-z, Cn-t, Cnを出力する。 選択部としてのも レクタ回路 5 0 0 は第 5 図に示すように AND 回路 500-B1, 500-B2; ... 500-Bn, 500-C, , 500-C, ... 500-Cn とOR回路501-1 , 501-2 , … 501-1 とインペータ 回路 502 とからたる。 AND回路 500-B: , 500-B: , -- 500-Bg は優先正原位割付回路300からの 出力B, ,B, , ... B, と前述した入力忍択信号 XCHをインパータ国路 8 0 2 で反転させた出力と の論理校をとって出力し、AND回路 5 0 0 - C 1 。 500-C: , ... 500-Ca . は 仮先 遊 風 位 割 付 回 路 400からの出力で、,C。,…Ca と入力選択 信号 XCHとの助理療をとって出力する。OR 国路 501-1 は AND回路 500-B , 及び 500-C , の 胎理和をとり、 O R 回路 5 0 1 − 2 は AND 四路 500 - B : 及び δ 0 0 - C : からの出力信号の論理和を とり、以下同様にして統合及後の0m回路501-0

は AND回路 500-Bn 及び 500-Cn の験 理和を とってそれぞれ イス使用許可信号 BGNT, , BGNT, …… BGNTn として出力する。又、イス 使用許可信号 BGNT, , BGNT, …… BGNTn は タイマ監視回路 200ヘリセット信号として出力 される。

·BREQ。が送出しているにもかかわらず、優先順 位の高いパス使用要求信号BREQ。に対して時刻 T。でパス使用許可信号BGNT。が送出される。 このように、モジュール30-1及び30-2が 連続してベス使用要求信号BREQ: ,BREQ: を 出し続けるので、パス使用許可信号BGNT:,, BGNT: はモジュール30-1及び30-2に限 に送出されていく。他方第1図に示したメイマ監 祝回路300では、との間出力され続けているモ ジュール 3 0 - 3からのパス使用要求信号 BREQ。 の送出されてからの時間を計数している。第2図 に示したパス使用要求信号 BREQ, に対する国路 200-1をペス使用要求信号BREQ。に対する回 路200-3として説明する。フリップフロップ 208-3の初期状態はリセットされてかり、出力 端子Rからのタイムアウト信号A。は"O"である。 との状態でAND回路20i-3の入力何にはタイム アウト信号 "0"の反転位 "1"とペス使用要求信号 BREQ。『O『とが入力されているので出力側には *0 * が出力されている。この結果、カウンタ 202-

3 はレジスタ 2 0 1 - 2 からアリセットテータPD をセットした状態になっている。時刻了。でペス 使用要求信号 BREQ。は"1"となるのでAND回路 204-3 の出力倒は "1"となり、ロード婦子LD 及びイネーナル娘子EK"1"が入力されて図示せ ぬ制御部からのクロックパルスに同期して計数を 開始する。時刻す。で中十リー出力端子CYから *1 *を出力すると、 フリップフロップ 208~3は セット娘子8が"1"となり、次いで出力娘子Qが *1"に保持されて、メイマ監視回路200からメ イムアウト信号 A == 1 でとして優先遊原位割付 回路400へ出力される。同時にOR回路600 の出力側からの入力選択信号 XCHは"1"となる。 優先逆限位別付回路400ではタイムアウト信号 A。 を最優先として出力側から出力信号 C。==17 を送出する。セレタタ回路 5 0 0 は入力忍択信号 XCH= *1 *とインペータ回路 5 0 2 とによって入 カ個を優先逆順位割付回路400からの出力を有 効として選択する。従って出力信号で、を最低先 としてパスアーピタ80は時刻で。でパス使用許

特別平1-197865(5)

可信号BCNT。をモジュール30-3へ送出する。
パス使用許可信号BGNT。が送出されると時期
T、でフリップフロップ203-3はリセットされ出力場子Qは"0"となる。同時にセレクタ回路
500への入力選択信号XCBも"0"となり、セレクタ回路 500はインパータ回路 502を介して
優先正顧位割付回路 300からの出力を有効として入力する。従って次は時期で、とT、との関に
パス使用要求信号 BREQ1を出していたモジュール 30-1へパス使用許可信号 BGNT1が送出される。

(発明の効果)


モジュールドかいても効率の良いテータ伝送が可能であり、オーパランなどのアータ伝送取否を防止することができる。

また、使用要求の監視時間をモジュール低に設定出来るため、システムの構成や、各モジュールの転送能力に応じて最適化することができ、各モジュールの性能を最大限に引き出したシステム構築をすることが可能である。


4. 図面の簡単な説明

第1図は本発明の実施例を示すアロック図、館 2図はメイマ監視回路の評細図、第3図は低先正 順位割付国路の評細図、第4図は優先逆原位的 四路の評細図、第5図はセレクタ回路の評細図 第6図は本実施例の回路動作を現わすタイムティート、第7図は従来技術のシステム調御求及を示すアロック図、第8図はび来投 によるタイムチャート、第10図は3つ以上のモ ジュールがある場合のパス使用権のタイムチャートである。


10…システム制御装盤、20…ペスアービタ、 30~1,80~2,……30~5…モジュール、 200…タイマ監視回路、300…優先正原位都 付回路、400…優先逆順位割付回路、500… セレクタ回路。




存許出顧人 神電気工泉株式会社 代理人 给 木 敏 明(





特別平1-197865(6)





的不能性因为人 母在正文印制 -BGNT₂ C, 每处还收回到 出力 BGNT 501-n BONTO tVクタ 回路・料棚図 第5図







本实控例的回路物作を現的すりはチャート

第6図


特別平1-197865(ア)



は全女件のシスプム制知袋夏を示すプロック図 第7図



パス使用の母本なが許可信号の詳細を示すプロック型 第8 図



3つ以上のモジュールがある場合のパス使用権のダムチャート 第10図